MPSoC、纯 FPGA、MCU+ARM 三条异构路线怎么选：软硬协同、并行逻辑与简单控制的决策条件
做嵌入式系统选型时，最常被问的问题不是”哪颗芯片性能最强”，而是”我到底该用 MPSoC、纯 FPGA 还是 MCU+ARM 加一颗逻辑芯片”。这三条路线在算力分配、开发效率、成本和功耗上各有清晰的边界——这篇文章把决策条件拆成可计算的判断表。
先把三条路线讲清楚：它们解决的问题根本不同
| 路线 | 架构特征 | 擅长什么 | 不擅长什么 |
|---|---|---|---|
| MPSoC（Zynq 系列） | ARM 处理器子系统（PS）+ FPGA 可编程逻辑（PL）在同一颗芯片 | 软硬协同：ARM 跑 Linux/控制，PL 做实时并行加速 | 纯 FPGA 级别的大规模并行逻辑；极低成本 |
| 纯 FPGA（Kintex/Virtex 系列） | 全部逻辑可编程，无内置 CPU | 硬实时并行、高速接口直连、自定义数据流 | 复杂操作系统、协议栈、人机界面 |
| MCU+ARM + 外部 FPGA/CPLD | 一颗 MCU 或 ARM SoC 跑主程序，外部小逻辑做接口桥接 | 成本敏感、控制为主、少量逻辑 glue | 高带宽数据流、多通道并行加速 |
核心判断：如果你的系统需要”操作系统 + 实时并行加速”在一颗芯片内完成，MPSoC 是首选；如果你的核心价值全在并行数据流和高速接口，纯 FPGA 更直接；如果你的系统 90% 是控制逻辑、只有少量 glue logic，MCU+外部小逻辑最省钱。
第一条账：算力需求怎么分
选型第一步不是看芯片，而是把系统的算力需求拆成两类：串行控制算力和并行实时算力。
典型系统算力拆分：
| 任务类型 | 例子 | 需要什么算力 | 哪条路线最合适 |
|---|---|---|---|
| 跑 Linux/网络协议栈/文件系统 | 设备管理、Web 界面、数据记录 | ARM 双核以上 | MPSoC 或 MCU+ARM |
| 多通道并行采集/处理 | 8 路 ADC 同时采样、4 路视频流 | FPGA 逻辑（DSP/BRAM/LUT） | 纯 FPGA 或 MPSoC 的 PL |
| 高速接口协议处理 | PCIe Gen3、10G 以太网、JESD204B | FPGA 硬核或逻辑实现 | 纯 FPGA 或 MPSoC |
| 简单状态机/IO 扩展 | 按钮、LED、UART/I2C 桥接 | 少量 LUT 即可 | MCU+CPLD/小 FPGA |
| AI 推理/神经网络 | 目标检测、分类、特征提取 | ARM NEON 或 FPGA 加速 | MPSoC（PL 加速）或纯 FPGA |
经验法则：串行控制任务占比超过 60% 且需要操作系统，选 MPSoC；并行实时任务占比超过 60% 且对延迟敏感，选纯 FPGA；两者都不多，选 MCU+外部小逻辑。
第二条账：开发效率与团队能力
三条路线的开发周期和团队技能要求差异很大：
| 维度 | MPSoC | 纯 FPGA | MCU+ARM+外部逻辑 |
|---|---|---|---|
| 软件开发 | C/C++ 跑 Linux/裸机 ARM | 几乎没有”软件”，全写 RTL | C 跑 MCU，极少量 Verilog |
| 硬件开发 | Vivado 综合 PL 逻辑 | 全部逻辑用 Verilog/VHDL | MCU 配置寄存器 + glue logic |
| 启动时间 | PS 启动 Linux 约 2–5 秒 | FPGA 配置完成即运行，<100ms | MCU 启动 <10ms |
| 团队要求 | 同时会嵌入式 C 和 FPGA RTL | 纯 FPGA 团队 | 普通嵌入式团队即可 |
| 调试难度 | PS/PL 交互调试较复杂 | 时序收敛是主要难点 | 最简单 |
如果你的团队只会嵌入式 C、不会 FPGA，不要硬上纯 FPGA；如果你的团队只会 FPGA、不会 Linux，MPSoC 的 PS 部分会成为瓶颈。MCU+ARM+外部逻辑是团队技能不足时的稳妥选择。
第三条账：成本、功耗与板卡面积
| 维度 | MPSoC（ZU4EV 级别） | 纯 FPGA（XCKU15P 级别） | MCU+外部 CPLD/小 FPGA |
|---|---|---|---|
| 芯片成本 | 中高（$50–150） | 高（$100–300） | 低（$5–20） |
| 板卡面积 | 单芯片集成，面积小 | 单芯片但需大量外围 | 两颗芯片，面积较大 |
| 典型功耗 | 5–15W | 10–25W | 1–3W |
| 外围器件 | DDR、电源管理较多 | DDR（如需）、高速收发器 | 最简，无需高速 DDR |
| 量产成本 | 中 | 高 | 低 |
成本敏感的消费类/工业控制产品，MCU+外部小逻辑仍然是最经济的路线；MPSoC 适合需要在一颗芯片内完成软硬协同的中高端产品；纯 FPGA 适合对并行性能有极致要求、成本不敏感的领域（雷达、通信、高速采集）。
决策表：五个问题判断走哪条路
把上面三条账汇成一张决策表，按顺序回答：
| # | 问题 | 如果回答”是” | 如果回答”否” |
|---|---|---|---|
| 1 | 系统需要跑 Linux/复杂操作系统吗？ | 倾向 MPSoC | 继续 |
| 2 | 有 4 路以上并行数据流或高速接口（PCIe/10G/JESD）吗？ | 倾向纯 FPGA 或 MPSoC 的 PL | 继续 |
| 3 | 团队会写 FPGA RTL 吗？ | 可以走 MPSoC 或纯 FPGA | 走 MCU+外部逻辑 |
| 4 | 单板 BOM 成本需要控制在 $30 以内吗？ | 走 MCU+外部逻辑 | 继续 |
| 5 | 需要在同一颗芯片内同时做控制和实时加速吗？ | MPSoC | 纯 FPGA 或分板方案 |
典型组合答案：需要 Linux + 有多路并行 + 团队会 FPGA → MPSoC；不需要 Linux + 核心全在并行数据流 → 纯 FPGA；不需要 Linux + 只有少量 glue logic → MCU+外部逻辑。
常见误区：什么情况下选 MPSoC 反而亏了
1. 只跑控制、不需要 PL 加速：用 MPSoC 等于浪费了一半芯片面积，不如直接用 ARM SoC（如 i.MX 系列）+ 少量逻辑。
2. PL 逻辑量超过 MPSoC 容量：XCU4EV 的 PL 逻辑资源约 154K LUT，如果你的并行处理需要 300K+ LUT，应该上纯 FPGA（XCKU15P 约 372K LUT）或更大的 MPSoC（ZU7EV/ZU19EG）。
3. 团队完全不会 FPGA：MPSoC 的 PL 部分如果空着不用，不如买一颗便宜的 Zynq-7000 或直接用 ARM SoC。
4. 追求极短启动时间：MPSoC 从 PS 启动 Linux 要数秒，如果产品要求上电 <100ms 就运行，纯 FPGA 或 MCU 更合适。
板卡建议：三条路线各对应什么硬件
- MPSoC 路线 → DUUZ4EV（XCZU4EV Zynq UltraScale+ MPSoC）：ARM Cortex-A53 + R5F 加 PL 逻辑，适合需要软硬协同的中高端项目（工业网关、视频处理、边缘 AI）。
- 纯 FPGA 路线 → DUKU15P（XCKU15P Kintex UltraScale+ 核心板）：372K LUT 加 32 个 GTH 收发器，适合大规模并行逻辑和高速接口密集型项目（雷达信号处理、高速采集）。
- 国产化/低成本路线 → PBC7Z021G（国产 Zynq SoC 核心板）：兼容 XC7Z021 的国产异构 SoC，适合需要 MPSoC 架构但预算有限或有国产化要求的项目。
选型不是选最强的芯片，而是选最匹配系统算力分布的架构。先把你的任务拆成串行和并行两类，算清楚各占多少比例，再看团队能力和成本约束——三条路线的边界自然就清晰了。
延伸阅读
- [FPGA 选型决策矩阵：资源、收发器与价格怎么对齐](/article/fpgaselection-decision-matrix/)
- [国产 ZYNQ（PBC7Z020G/021G）替代实战：从原理图到软件开发走通](/article/domestic-zynq-replacement-practice/)
- [多相机阵列板载 AI 推理：从传感器到 NPU 的 FPGA 流水线](/article/multi-camera-onboard-ai-inference/)
