PCIe 带宽规划：Gen3 x4 到 x16 到底能跑多少净带宽
PCIe 带宽的账，比接口规格表上的数字复杂得多——理论带宽、编码开销、协议开销、DMA 效率、DDR 瓶颈，每一层都在吃掉你看到的"16 GB/s"。这篇文章从 Gen3 x4/x8/x16 三档算起，算到 DDR 与 DMA 的匹配，给出一套可复用的净带宽估算方法。
PCIe 带宽的账，比接口规格表上的数字复杂得多——理论带宽、编码开销、协议开销、DMA 效率、DDR 瓶颈，每一层都在吃掉你看到的"16 GB/s"。这篇文章从 Gen3 x4/x8/x16 三档算起，算到 DDR 与 DMA 的匹配，给出一套可复用的净带宽估算方法。
示波器、数字化仪、相控阵雷达、软件无线电、高速振动监测——这些设备的核心都是"高速 ADC 采样 → 数据打包 → 传到主机处理"。为什么这一步必须用 FPGA，而不是 MCU、DSP 或者 CPU 直接采？为什么 FMC HPC 连接器和 PCIe x8 接口成了高速采集卡的黄金组合？这篇文章从一个真实的 250MSPS 采集项目讲起。