国产工具链 PDS 实战迁移：从 Vivado 到同创/复旦微要走几步
很多人以为国产化迁移最大的成本在换芯片，真做起来才发现，第一道坎是工具链。从 Vivado 迁到紫光同创的 PDS，或迁到复旦微的 EDA，工程打开方式、约束文件、IP 例化、时序收敛流程全都不同。这篇文章把迁移要走的几步拆开，每一步要改什么、踩过什么坑、大概要多少工作量，一次讲清楚。
一、先认清：同创和复旦微不是同一套迁移逻辑
Vivado 迁到国产工具链，很多人默认”换一家 EDA 而已”。实际上紫光同创和复旦微的迁移路径差异很大，先分清要面对的是哪条线：
| 目标芯片 | 工具链 | 工程打开方式 | 迁移难度 |
|---|---|---|---|
| 紫光同创 Titan3 / Kosmo-2 | Pango Design Suite（PDS） | 工程结构、IP 库、约束语法都不同于 Vivado | 中，流程类 Vivado，但需重建工程 |
| 复旦微 JFM7 系列 | 复旦微自研 EDA | 兼容 7 系列器件、工程结构近似 | 中低，IP 库需重新映射 |
紫光同创走的是”全新架构 + 自家 PDS”，Vivado 工程基本要重建；复旦微走的是”兼容 7 系列 + 类似流程”，工程可复用的部分更多。下面按通用步骤讲，两类都适用。
二、第一步：把 Vivado 工程拆开，而不是整个搬
Vivado 的 `.xpr` 工程文件到国产工具链里打不开，正确做法是把工程拆成可以”重组”的零件：
1. RTL 源码：`.v` / `.vhd` 文件是纯文本，直接复用，一行都不用改（前提是不依赖 Xilinx 私有原语）。
2. 约束文件：`.xdc` 大部分语法可读，但管脚编号、时序时钟定义要按新器件重写。
3. IP 核：Xilinx 的 FIFO/BRAM/PCIe/DDR IP 不能直接用，要用国产厂商对应 IP 重新例化。
4. 仿真与测试：`tb` 仿真平台可复用，但跑仿真的 IP 库路径要换。
具体工作量
一个 3~5 人的 FPGA 团队，把工程拆解 + 在国产工具链里重建工程骨架，通常 3~5 个工作日。真正的大头不在这一步，而在后面的约束和 IP。
三、第二步：约束文件是第一个翻车点
`.xdc` 语法和 Vivado 高度相似，但细节差异最容易踩坑：
- 管脚编号：BGA 封装 Ball Map 不同，`set_property PACKAGE_PIN` 必须按新器件重对。紫光同创用 PDS 的 `PACE` 引脚分配工具，复旦微用类似流程。
- 时钟约束：`create_clock` / `create_generated_clock` 语法兼容，但时钟源（晶振、MMCM/PLL）的资源名要改。
- IO 标准：LVDS、LVCMOS、Bank 电压配置按新器件手册重设。
实操提示：先在 PDS 里用 `PACE` 或复旦微的引脚工具做一版分配，再导出约束，比手写 `.xdc` 靠谱得多，能少改好几轮。
四、第三步：IP 核重例化清单（成本核心）
这是迁移成本最大的一块。不同 IP 的迁移工作量差异很大：
| IP 类型 | Vivado 原生 | 国产替代 | 工作量 |
|---|---|---|---|
| DDR 控制器 | MIG（DDR3/DDR4） | 国产厂商 DDR PHY + 控制器 | 高：时序、校准、训练流程不同 |
| PCIe 硬核 | Integrated Block for PCIe | 国产 PCIe PHY + 枚举 | 中：配置参数重调，逻辑可复用 |
| 高速收发器 | GTX / GTH / HSST | 国产对应收发器 PHY | 高：参考时钟、预加重、均衡重调 |
| FIFO / BRAM / DSP | 各 Generator | 国产厂商对应 IP | 低：重新生成，逻辑可复用 |
| PLL / MMCM | Clocking Wizard | 国产时钟 IP | 低：参数重填 |
凡是高速接口 IP（DDR、PCIe、SerDes），都不是”改个参数”就行，牵涉板级信号完整性——PCB 走线按 Xilinx 参考设计调的，换了国产 PHY，眼图要重测、均衡参数要重找。这一块往往是迁移项目里最不可控的部分，建议至少留 2~4 周。
五、第四步：时序收敛与迭代
国产 FPGA 同档位通常时序余量比 Xilinx 略紧，原来 100MHz 跑 20% 余量，迁过来可能只剩 5%~10%。要做的：
1. 用国产工具链重新综合 + 布局布线，看时序报告（PDS 的 `Report Timing` / 复旦微类似报表）。
2. 定位关键路径，优化 RTL 或加流水级。
3. 反复迭代综合，直到时序收敛。
这一步通常 1~2 周，取决于设计的复杂度和原时序余量。
六、落地清单与典型排期
一次”Vivado → 国产工具链”迁移，按上面四步串起来，常见排期如下：
| 步骤 | 内容 | 典型耗时 |
|---|---|---|
| 拆解工程 | RTL 复用、重建工程骨架 | 3~5 天 |
| 重写约束 | 管脚/时钟/IO 标准重对 | 3~5 天 |
| 重例化 IP | DDR/PCIe/收发器为主 | 2~4 周 |
| 时序收敛 | 综合布线 + 迭代 | 1~2 周 |
| 板级验证 | 上板、眼图、链路回归 | 2~4 周 |
合计一个中等复杂度项目约 1~2 个月，人力成本集中在 IP 重例化和时序收敛两块。
选型建议：国产板卡怎么搭
迁移选板时，先确认目标芯片是哪条线，再选对应板卡：
- 复旦微 JFM7VX690T（DUF7690T）：Virtex-7 级资源，兼容 7 系列封装，适合从 Xilinx 7 系列 pin-to-pin 迁移，工业级温度。
- 紫光同创 Titan3（PG3T500）：全新架构高端平台，适合需要大资源 + 走 PDS 流程的新设计。
- 紫光同创 Kosmo-2（PG2K400）：ARM + FPGA 异构，适合原来用 ZYNQ/MPSoC 架构、想转国产 SoC 的方案。
国产工具链迁移，真正的门槛不是 RTL 能不能搬，而是约束、IP、时序这三块要重新走一遍。先拆工程、再重写约束、集中精力啃 IP 和时序收敛，把排期和预算按”1~2 个月、IP 是大头”来算，迁移就能按计划落地，而不是半路翻车。
延伸阅读
- [国产化迁移的真实成本：TCO 框架](/article/china-fpga-migration-tco-cost-framework/)
- [国产 ZYNQ 替代实战：从 XC7Z020 到 PBC7Z020G/021G](/article/zynq-china-replacement-pbc7z020-practical/)
- [如何为项目选 FPGA：资源×收发器×价格决策矩阵](/article/fpga-selection-decision-matrix/)
